 | Secondo la ricerca condotta da In-Stat il mercato delle reti eterogenee (HetNet) composte da piccole celle raggiungerà entro il 2015 un valore di 14 miliardi di dollari, scatenando la competizione tra vari fornitori di SoC. |
| ADLINK supporta fin dall’inizio questo nuovo standard per moduli con processori ARM e SOC |
| Con il progetto Linking University Messe Frankfurt Italia si propone di favorire il dialogo fra aziende e atenei, soggetti della community che si muove intorno a SPS/IPC/Drives Italia, anche fuori dagli stretti confini dei padiglioni. |
| Sibridge Technologies rende disponibili soluzioni per lo sviluppo di soluzioni basate su Asic/Fpga, sistemi embedded e core IP per il progetto e la verifica. La società è in grado di offrire una gamma completa di core DIP (Design IP) e VIP (Verification IP) per interfacce standard tra cui PCI Express Gen3/Gen2/Gen1, Ethernet 100G/40G710G/1G, SATA 2.0/1.0, USB 3.0/2.0, AMBA AHB/AXI e I2C. |
| Si è svolta a Grenoble dal 30 novembre al primo dicembre scorsi l'evento dedicato al mondo IP. Organizzata da Design and Reuse, la manifestazione si è svolta in una serie articolata di workshop e seminari, keynote, panel e un'area espositiva. |
| Microsemi Corporation ha annunciato che la propria famiglia di Fpga a segnali misti “intelligenti” SmartFusion ha ricevuto il premio “Leading Product Award” 2010 nella categoria “Logiche programmabili” da parte di Electronics Design News (EDN). |
| "È un piacere accogliere Lucio in Jasper - ha detto il presidente e CEO di Jasper, Kathryn Kranen -. La sua conoscenza operativa dovuta ai molti anni da dirigente e innovatore sarà una risorsa inestimabile per la crescita della compagnia e delle nostre soluzioni tecnologiche e di design". |
| La stretta collaborazione tra Mentor Graphics e Lauterbach ha portato alla creazione di una solida soluzione software di debug per i clienti di entrambe società. |
| La divisione Asic & Foundry di Toshiba Electronics Europe ha annunciato la disponibilità di una nuova generazione di tecnologie e servizi per velocizzare lo sviluppo e ridurre i costi dei circuiti integrati a radiofrequenza SoC. |
|
|
