Le novità di maggior rilievo sono rappresentate dagli Embedded HardCopy Block, da un’avanzata metodologia per la riconfigurazione parziale e dai transceiver integrati operanti a 28 Gbps.

Grazie a queste innovazioni sarà possibile incrementare in maniera sensibile la densità e le prestazioni in termini di I/O degli Fpga Altera di prossima generazione che potranno così proporsi come un’alternativa sempre più valida rispetto ad Asic e Assp.

I nuovi Embedded HardCopy Block sono blocchi di proprietà intellettuale hard che sfruttano al meglio le potenzialità degli Asic HardCopy di Altera. Essi vengono impiegati per ‘fissare’ funzioni standard o che utilizzino la logica in maniera intensiva come per esempio protocolli di interfaccia, funzionalità specifiche per una data applicazione o IP custom.

La riconfigurazione parziale, come dice il nome stesso, dal canto suo, consente ai progettisti di riconfigurare parti di un Fpga mentre altre sezioni restano in funzione. Altera ha semplificato notevolmente questo processo ponendo la riconfigurazione parziale in cima al collaudato flusso basato sulla compilazione incrementale nel proprio software di progettazione Quartus II.

Infine, grazie ai transceiver operanti a 28 Gbps che saranno integrati negli Fpga a 28 nm di prossima presentazione, gli utenti potranno progettare gli apparati della prossima generazione, come per esempio i sistemi a 400G su un chip singolo, senza ricorrere a costosi componenti esterni.

Altera Italia: www.altera.com