Tutti i prodotti EnSilica: la suite eSi-RISC si rinnova
Basata sull’Fpga Cyclone III di Altera, eSi-RISC Development Suite v2.1 permette un deployment veloce e semplice dei processori core.
![]()
17/05/2010
Presentando l’ultima versione della suite eSi-RISC, Ian Lankshear, managing director of EnSilica ha affermato: “Facilità e velocità di sviluppo e testing dei processori sono fattori prioritari per gli sviluppatori. E’ per questo che eSi-RISC Development Suite v2.1 offre funzionalità per valutare facilmente e velocemente la famiglia di processori EnSilica”. eSi-RISC Development Suite v2.1 si propone, infatti, come una piattaforma per la famiglia di processori software core a bassa potenza con un ambiente per la creazione, l’implementazione e il test dei processori eSi-RISC per applicazioni embedded. Questa versione della nota suite di EnSilica include una nuova piattaforma hardware basata sull’FPGA Cyclone III di Altera, un software veloce per lo sviluppo e il debugging che si avvale di Eclipse IDE (Integrated Development Environment) e i più avanzati standard GNU GCC 4.4.0. Le configurazioni FPGA supportano l’intera famiglia di processori eSi-RISC, ma offrono anche un ampio numero di applicazioni d’esempio che dimostrano come utilizzare il system-on-chip e includono anche uno spettro di dati sull’open source FreeRTOS con lwIP TCP/IP network stack. Una documentazione completa e un tutorial esaustivo sono altresì parte dell’offerta di EnSilica. Il debugging degli FPGA è possibile grazie al debugger JTAG che permette di esaminare dati, inserire pause e watchpoints e di avviare controlli di esecuzione. I progettisti possono, inoltre, accedere a tutte le variabili, i registri, le memorie e le periferiche durante l’esecuzione single-step e step-over tramite C code. Il debugging avviene attraverso un’interfaccia USB che comunica con un host PC. eSi-RISC Development Suite v2.1 consente di avviare il debug del codice attraverso il remote control di Mentor Graphics’ ModelSim dal GDB project debugger attraverso a una connessione socket. ModelSim visualizza le istruzioni sottoforma di testo, funzionalità particolarmente utille in fase di debugging hardware e software a livello SoC. EnSilica: www.ensilica.com eSi-RISC: www.esi-risc.com |